삼성전자 “IP제공·디자인 인프라 등 팹리스 지원 늘려 고객 유치”
디자인 서비스·테스트·MPW 운영 프로그램 확대 지원
단순 반도체 생산 역할 넘어 긴밀한 협력관계 강조
디자인 서비스·테스트·MPW 운영 프로그램 확대 지원
단순 반도체 생산 역할 넘어 긴밀한 협력관계 강조
삼성전자가 팹리스(반도체설계전문) 업체에 설계·분석 기술 등 지원을 확대해 파운드리(반도체 위탁생산) 시장 고객 확보에 나선다.
송용하 삼성전자 파운드리 그룹장은 11일 서울 서초구 엘타워에서 열린 ‘시스템반도체 융합얼라이언스 세미나’에서 “팹리스 업체와 긴밀하게 붙어 작업하지 않으면 경쟁력 있는 제품을 생산하기 어렵다”고 말했다.
파운드리 사업에 대해 단순히 팹리스 업체가 설계한 반도체를 생산하는 것이 아닌 다양한 지원을 통한 협력을 강조했다.
송 그룹장은 “과거에는 팹리스 업체가 설계한 반도체를 만들어주는 역할만 했다면 앞으로는 디자인 서비스·테스트 등을 포함해 제공해야 한다”고 말했다.
구체적인 방법도 제시했다. 팹리스 기업들에 ▲경쟁력 있는 설계자산(IP) 제공 ▲멀티프로젝트웨이퍼(MPW) 운영 프로그램 확대 ▲설계·분석 기술 지원 ▲‘디자인 하우스(설계 서비스 기업)’를 통한 디자인 인프라 지원 등을 통해 고객을 유치하겠다는 계획이다.
시장은 아직까지 TSMC의 손을 들고 있다. 11일 업계에 따르면 글로벌 시장조사업체 트렌드포스는 최근 보고서에서 올해 4분기 삼성전자의 글로벌 파운드리 시장 점유율이 17.8%를 기록할 것으로 예측했다.
이에 비해 글로벌 파운드리 업계 1위인 TSMC는 올해 3분기 점유율 50.5%를 기록한 데 이어 4분기에는 52.7%에 달할 것으로 전망했다.
삼성전자는 기술적으로 TSMC에 앞서 있어 격차는 좁혀질 전망이다. 삼성전자는 올해 4월 5나노(nm·머리카락 수만 분의 1) 공정 개발을 완료했으며 2021년에는 3나노 공정 생산에 돌입할 예정이다.
또 7나노 공정은 TSMC가 먼저 도입했지만 삼성전자는 지난 4월 업계 최초로 극자외선(EUV) 공정을 적용한 7나노미터 제품 공급을 시작했다. EUV를 사용하면 회로 기판에 미세한 선을 정확하게 그릴 수 있어서 미세화 공정에 유리한 기술이다. 회사는 7나노 EUV 기술을 앞세워 최근 퀄컴·엔비디아 등 글로벌 주요 팹리스 업체 수주에 성공했다.
또 올해 파운드리 포럼에서는 고객사에 3나노 GAE(Gate-All-Around Early) 공정 설계 키트를 배포했다. 삼성전자가 개발 중인 3나노 GAE 공정을 도입하면 7나노 대비 면적 45% 감소, 전력효율 및 성능은 50%와 35%가량 향상된다.
©(주) 데일리안 무단전재 및 재배포 금지